(3) Japanese Patent Application Laid-Open No. 2001-127270

The following is English translation of an extract from the above-identified documents relevant to the present application.

Up to now, in the DRAM portion of the DRAM mixed palletized type logic chip, the source/drain (S/D) had to be kept in low density for supression of the short channel effect and for relaxation of the drain electric field, and for this reason, the junction in the S/D regions were weak, and the possibility of increased leak current by silicidization was pointed out. On the other hand, it is proposed to silicidize the DRAM portion.

This invention is a manufacturing method of DRAM mixed palletized semiconductor device having DRAM portion and logic portion formed on the same substrate, and the semiconductor device is featured in that at least the whole face of the source/drain region and the gate surface of a transistor of DRAM portion and logic portion are silicidized, and also is featured in that the whole face of source/drain region and gate surface that configure the transistor of DRAM portion and logic portion are silicidized at the same time using the same process.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2001—12727(

(P2001-127270A)

(43)公開日 平成13年5月11日(2001.5.11)


(51)Int.Cl. 7 H01L 27/108 21/8242 21/8238 27/092		F I デーマコート* (参考) H01L 27/10 621 B 5F048 27/08 321 K 5F083 321 N 27/10 681 F
:	·	審査請求 有 請求項の数14 OL (全6頁)
(21)出願番号	特願平11-305702 平成11年10月27日(1999.10.27)	(71)出願人 000004237 日本電気株式会社 東京都港区芝五丁目7番1号 (72)発明者 井上 顕 東京都港区芝五丁目7番1号 日本電気株 式会社内
		(72)発明者 浜田 昌幸 東京都港区芝五丁目7番1号 日本電気株 式会社内 (74)代理人 100088328 弁理士 金田 暢之 (外2名)
	·	最終頁に続く

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

【課題】 DRAM部及びロジック部を同一基板上に 形成したDRAM混載半導体装置(SOC)において、 索子全体の高速化を図りつつ、DRAM部においても必 要十分な特性を有するSOCを低コストに提供する。

【解決手段】 少なくともDRAM部及びロジック部のトランジスタのソース・ドレイン領域(10)の全面及びゲート(6)表面に同一工程で同時にシリサイドを形成する。



【特許請求の範囲】

DRAM部及びロジック部を同一基板上 【請求項1】 に形成したDRAM混載半導体装置において、少なくと もDRAM部及びロジック部のトランジスタのソース・ ドレイン領域の全面及びゲート表面がシリサイド化され ていることを特徴とする半導体装置。

【請求項2】 前記シリサイドが、チタン、コバルト又 はニッケルのシリサイドであることを特徴とする請求項 1に記載の半導体装置。

【請求項3】 前記DRAM及びロジック部のトランジ 10 【0001】 スタにおけるゲートが全てP-Nゲートである請求項1 に記載の半導体装置。

【請求項4】 DRAM部とピット線を連絡するピット コンタクトと、ロジック部のソース・ドレインへのコン タクトプラグを有し、これらコンタクトが共に金属材料 から形成されていることを特徴とする請求項1に記載の 半導体装置。

【請求項5】 索子分離された半導体基板上に、DRA M部及びロジック部を形成するDRAM混戯半導体装置 の製造方法であって、DRAM部及びロジック部のトラ 20 ンジスタを構成するソース・ドレイン領域全面及びゲー ト表面を同一工程を用いて同時にシリサイド化すること を特徴とする半導体装置の製造方法。

【請求項6】 前記シリサイド化は、金属膜を基板全面 に形成した後熱処理し、未反応金属膜を除去することで 行うことを特徴とする請求項5に記載の半導体装置の製 浩方法。

【請求項7】 前記金属膜がチタン、コバルト又はニッ ケルであることを特徴とする請求項6に記載の半導体装 置の製造方法。

【請求項8】 DRAM部及びロジック部のトランジス 夕を構成するソース・ドレイン領域形成時に同時にゲー トに不純物注入を行ってP-Nゲートを形成することを 特徴とする請求項5に記載の半導体装置の製造方法。

【請求項9】 DRAM部とピット線を連絡するピット コンタクトと、ロジック部のソース・ドレインへのコン タクトプラグを形成する工程を有し、これらコンタクト を共に金属材料から形成することを特徴とする請求項5 に記載の半導体装置の製造方法。

【請求項10】 メモリセル及び周辺回路を有する半導 40 体装置において、メモリセル部及び周辺回路部のトラン ジスタのソース・ドレイン領域の全面及びゲート表面が シリサイド化されていることを特徴とする半導体装置。

【請求項11】 前記シリサイドが、チタン、コバルト. 又はニッケルのシリサイドであることを特徴とする請求 項10に記載の半導体装置。

【請求項12】 メモリセル及び周辺回路を有する半導 体装置の製造方法であって、メモリセル部及び周辺回路 部のトランジスタのソース・ドレイン領域の全面及びゲ ート表面を同一工程により同時にシリサイド化すること 50

を特徴とする半導体装置の製造方法。

【請求項13】 前記シリサイド化は、金属膜を基板全 面に形成した後熱処理し、未反応金属膜を除去すること で行うことを特徴とする請求項12に記載の半導体装置 の製造方法。

【請求項14】 前記金属膜がチタン、コパルト又は二 ッケルであることを特徴とする請求項13に記載の半導 体装置の製造方法。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、半導体装置及びそ の製造方法に関し、特に、ロジック (論理回路) とDR AM (Dynamic Random Access Memory) とが同一基板上 に混載されたSOC(System On Chip)の改良に関する。

【従来の技術】汎用DRAM (1チップにメモリ領域 と、デコーダー、センスアンプ、I/O回路等で構成さ れる周辺回路のみ搭載)では、これまでメモリセルのホ ールド特性が重視されており、そのため、セルトランジ スタのソース・ドレイン領域の不純物濃度を周辺回路に おけるそれよりも低濃度にして接合リーク電流を抑える ことが一般的であった。

【0003】最近では、コンピュータグラフィックスを 使った画像処理をより高速に行うことが要求されてきて いる。このため、図9に示すように、メモリセル33と デコーダ、センスアンプなどの周辺回路34からなるD RAM部32と、高速にグラフィック処理を行う論理演 算部 (ロジック部) 35、更にこれらを外部回路と接続 するI/O部36を1チップに搭載したDRAM混載口 30 ジックチップ、いわゆるSOC31が提案されている。

【0004】従来、DRAM部では、ショートチャネル 効果の抑制とドレイン電界の緩和のためにソース・ドレ イン (S/D) は低濃度にしておかなければならず、こ のため、S/D領域では接合が浅く、シリサイド化によ りリーク電流が増加する可能性がある点が指摘されてい た。これに対し、DRAM部のシリサイド化を試みる提 案が成されている。

【0005】例えば、特閧平11-97649号公報に は、(1)DRAM部のメモリセル領域のゾース・ドレ イン (S/D) 領域は不純物濃度を低濃度としてリーク を少なくし、一方の周辺回路部のS/D領域は不純物を 高濃度に注入し、更にゲート表面及び活性領域表面をシ リサイド化して高速動作を可能とする構成(実施の形態 1)、(2) DRAMセル部において、容量コンタクト が接続されるS/D領域(低濃度不純物領域)は非シリ サイド領域とし、ヒット線コンタクトが接続されるS/ D領域 (低濃度不純物領域) 及びセルトランジスタのゲ ート表面のみをシリサイド化することで、配線抵抗の低 減、コンタクト抵抗の低減を行い、読み出し、哲き込み 動作の高速化を可能とする構成(実施の形態2)、

(3) DRAMメモリセル部のLOCOS端、すなわち パーズピーク近傍に、トランジスタのサイドウォール形 成の際に積層するTEOS酸化膜を選択的に残して、該 部分以外を、セルゲート及びロジック部と同様にシリサ イド化して、接合リークを抑制しつつ、読み出し、書き 込み動作を高速化できる構成(実施の形態3)などが開 示されている。例えば、該公報の実施の形態3につい て、図10に示すメモリセル部の概略断面図を用いて説 明すれば、半導体基板41は分離酸化膜42により索子 分離されており、その間にメモリセルトランジスタが形 10 成されている。ゲート電極48表面とピット線51との コンタクト52aとストレージノード53とのコンタク ト52bが半導体基板41と接する領域においてシリサ イド層49が形成されており、基板上のシリサイド層は 低濃度不純物領域47に形成される。分離酸化膜42の 端部にはTEOS酸化膜50が形成されており、その部 分ではシリサイド化されないようにして、分離酸化膜4 2の下にシリサイド層が回り込みエッジからの接合リー クが発生することを抑えている。なお、同図において、 43~45はそれぞれ層間絶縁膜、46はゲート酸化 膜、54は誘電体膜、55はセルブレートを示す。

【0006】又、特開平11-17129号公報には、 DRAMセル部とロジック部のトランジスタのS/Dを それぞれ別工程で形成し、セル選択用のトランジスタの S/Dに達するコンタクトを形成した後、該コンタクト を介してS/D領域の表面をシリサイド化してコンタク トホールに導電膜を埋め込む構成が開示されている。な お、ロジック部のトランジスタのS/D領域もシリサイ ド化されるが、セル選択用トランジスタのS/D領域の シリサイド化とは異なる工程で実施されている。又、ゲ 30 ート表面も別工程でシリサイド化しても良い旨記載され ている。

【0007】これら従来技術においては、いずれも、D RAMセルトランジスタのS/Dは依然低濃度に、ロジ ック部のトランジスタのS/Dは髙濃度に形成されてい た。すなわち、この様なSOC構成では、既存のDRA Mに高速ロジックを合体するという思想で、設計が行わ れていた。従って、DRAM部とロジック部を別々の工 程で製造する必要があり、コストの低減を見込むことは できない。しかしながら、SOCはシステムアプリケー 40 ション毎に設計製造する性格のものであり、汎用のDR AMと比較して少量他品種であるため、コスト削減が大 きな意味をもつものである。

[0 0.0 8]

【発明が解決しようとする課題】そこで、本発明では、 この様な従来の思想を一転して、高速ロジックにDRA Mを合体させるという思想に基づき、高速化を図りつ つ、DRAM部においても必要十分な特性を有するSO Cを低コストに提供できる製造方法並びにその構造を提 供することを目的とする。

[0009]

【課題を解決するための手段】すなわち、本発明は、D RAM部及びロジック部を同一基板上に形成したDRA M混戯半導体装置において、少なくともDRAM部及び ロジック部のトランジスタのソース・ドレイン領域の全 面及びゲート表面がシリサイド化されていることを特徴 とする半導体装置であり、又、索子分離された半導体基 板上に、DRAM部及びロジック部を形成するDRAM 混載半導体装置の製造方法であって、DRAM部及びロ ジック部のトランジスタを構成するソース・ドレイン領 域全面及びゲート表面を同一工程を用いて同時にシリサ イド化することを特徴とする半導体装置の製造方法であ る。

【0010】更に本発明は、メモリセル及び周辺回路を 有する半導体装置において、メモリセル部及び周辺回路 部のトランジスタのソース・ドレイン領域の全面及びゲ ート表面がシリサイド化されていることを特徴とする半 導体装置にも関する。

[0011]

20

【発明の実施の形態】以下、図面を参照して本発明を詳 細に説明する。図1~8は本発明の一実施形態になる半 導体装置の製造方法を示す工程断面図である。

【0012】まず、Si基板1に公知のトレンチ分離に より埋め込み酸化膜2を形成し、ロジック部のN-MO S、P-MOS、DRAM部をそれぞれ素子分離する。 続いて、基板1表面に熱酸化により薄い酸化膜(SiO 1:犠牲酸化膜、不図示)を形成し、通常の方法でロジ ック部及びDRAM部のデコーダー、センスアンプ、I **/〇回路等で構成される周辺回路へのPチャネル、Nチ** ャネル、メモリセルへのNチャネルを形成するためのチ ヤネルイオン注入並びにそれぞれのウェル(Pウェル 3、Nウェル4、セルPウェル5)形成のためのイオン 注入を行う。これにより、図1に示す構造が形成され る。なお、図1では簡略化のため、各ウェルと索子分離 のための埋め込み酸化膜2のみを、又、DRAM部では メモリセルのみを記載しているが、この構成に限定され るものではない。セルPウェル5とPウェル3は同時に 注入しても別でも良い。又、メモリセル領域にディープ Nウェルを形成しても良い。

【0013】犠牲酸化膜を除去した後、ゲート酸化膜 (不図示) を再度熱酸化により形成する。この時、DR AM部のゲート酸化膜厚はロジック部よりも厚くするこ とが好ましい。続いて、各トランジスタのゲートとなる ポリシリコン層を全面に形成し、所望のゲート電極形状 にパターニングする。その後、各部のLDD領域7a、 7b、7cをそれぞれ形成するように、不純物イオンを 注入する。この時、LDD領域7a及ぴ7cの形成は同 時に行っても別々に行っても良い。その後、全面に酸化 膜をTEOSなどを用いてCVD法で成膜し、異方性エ 50 ッチングを行って、ゲート電極6の側面にLDDサイド

5

ウォール8を形成する(図2)。

【0014】次に、図3に示すように、N-MOS部及 vDRAM部をレジスト9aでマスクし、P-MOS部 のみを露出させて、P-MOS部のS/D領域10a形 成のためのBやBF, などのp型不純物をイオン注入する。例えば、BF, を20keVで3E15程度注入する。なお、この時、ゲートポリシリコンにも同時にイオン注入され、その結果、Pゲートとなる。

【0015】続いて、図4に示すように、P-MOS部のみにレジスト9bを形成し、N-MOS及びDRAM 10部にPやAsなどのn型不純物を、例えば、Asを50keVで3E15~6E15程度導入し、それぞれにS/D領域10b及び10cを形成する。この時、ゲートポリシリコンにも同時にイオン注入され、その結果、Nゲートとなる。これらの結果から、P-chはPゲート、N-chはNゲートを有した、いわゆるP-Nゲートとなる。その後、例えば、RTA(ランプアニール)で1000℃、10秒程度行い、導入した不純物を活性化する。なお、ここではN-MOSとDRAM部とに同時にイオン注入しているが、それぞれ別工程で実施して 20も良い。

【0016】続いて、図5に示すように、全面にシリサイド化のための金属膜をスパッタ法などにより成膜する。ここでは、コパルト(Co)膜11を成膜した例を示しているが、これに限定されず、チタンやニッケルなど、シリコンと熱反応させてシリサイドを形成できる金属材料であれば同様に使用することができる。

【0017】次に、熱処理して未反応のCo 膜 1 1 を除去する。例えば、 $500\sim600$ C程度の温度で 30 間、N. ガス雰囲気中で熱処理し、硫酸と過酸化水素水との混合液にて未反応のCo 膜を除去し、更に窒素ガス雰囲気中で 800 C、10 秒程度の熱処理を行う(いわゆる、サリサイド法)ことで、図6に示すように、各S /D 領域(10)全面及びゲート電極(6)上にコバルトシリサイド(CoSi) 12 が形成される。

【0018】その後、従来と同様にして、第1層間膜13を形成後、DRAM部に容量電極と接続するためのコンタクトホールを形成し、更にコンタクトホール内に金属或いはポリシリコンなどを埋め込み、容量コンタクト14を形成する。続いて、下部電極15、不図示の容量40絶縁膜及び上部電極16を形成して容量電極を形成する(図7)。ここでは、下部電極15としてスタック型の容量電極を示しているが、これに限定されず、従来公知のシリンダ型や更に複雑な構造の電極形状とすることもでき、またポリシリコンを用いた場合にはHSG(Hemispherical Silicon Grain)電極とすることもできる。又、Ti/TiN/Wなどの公知の材料を用いて、容量コンタクト、下部電極、上部電極などを形成することもでき、材料、構造等は適宜設計に応じて選択すればよい。50

6

【0019】更に図8に示すように、第2層間膜17を形成後、ロジック部のトランジスタの各S/D領域へのコンタクト18並びにDRAM部へのピット線コンタクト19をTi/TiN/Wなどの公知の金属材料を用いて形成し、さらにピット線を兼ねる第1配線20はA1、TiN、Wなどの公知の配線材料を全面にスパッタ法などで成膜しパターン化して形成する。もちろん、ピット線と第1配線を別層、別材料を用いて形成しても差し支えない。

【0020】なお、コンタクトホールの形成に際して は、基板上にエッチングストッパ層を形成しておくと、 形成されたシリサイド層をエッチングの際に彫り込むこ とが無くなり、好ましい。

【0021】本発明で従来と最も異なる点は、DRAM 部のメモリセル部に対してもn'となる高濃度のS/D 領域を形成している点である。この様に高濃度のS/D 領域上にシリサイドを形成することで、良好なオーミックコンタクトを形成することができる。又、接合が深くなることで、シリサイドをS/D領域全面に形成しても接合リーク電流は発生し難くなる。一方、従来の低濃度不純物領域(n')にシリサイドを形成したとしてもショットキーコンタクトとなり、低抵抗化の目的を達成するには不十分である。

【0022】又、メモリセル部のS/D領域をこの様に高濃度不純物領域としたことで、シリサイド化により良好なオーミックコンタクトが形成でき、十分に実用に供し得るものであり、それにもまして本発明では索子全体の高速化並びに工程の簡略化の寄与する効果が大きいため、技術的意義は極めて大きいものである。

【0023】以上の説明では、DRAM搭載SOCについて例示したが、本発明では、ロジック部などを混載しない、すなわち、DRAM部のみを有する半導体装置にも適用し得るものであり、DRAMセル及び周辺回路機能素子を有する半導体装置において、DRAMセル部及び各種デコーダ、センスアンプ等周辺回路機能素子部のトランジスタのソース・ドレイン領域の全面及びゲート表面がシリサイド化されていることを特徴とする半導体装置も本発明の対象である。この場合も、上記の説明に準じて、DRAMセル部と周辺回路部を同一工程で同時にシリサイド化することができ、索子全体の高速化と、工程の簡略化を図ることができる。

[0024]

【発明の効果】以上説明したように、本発明によれば、 DRAM部のソース・ドレイン領域が高濃度不純物領域 とされ、該領域上全面及びゲート表面をシリサイド化す ることで良好なオーミックコンタクトの形成が可能とな る。又、このシリサイドの形成は、ロジック部のシリサ イド化と同一工程で同時に行うことができ、工程数の増 大を抑えることが可能となり、索子全体の高速化と低コ 50 スト化とを両立することが可能となる。

【図面の簡単な説明】

-【図1】本発明の一実施形態になる半導体装置の製造方 法の一工程を説明する概略断面図である。

【図2】本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図3】本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図4】本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図5】本発明の一実施形態になる半導体装置の製造方 10 法の一工程を説明する概略断面図である。

【図6】本発明の一実施形態になる半導体装置の製造方 法の一工程を説明する概略断面図である。

【図7】本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。

【図8】本発明の一実施形態になる半導体装置の製造方法の一工程を説明する概略断面図である。


【図9】DRAM搭載SOCの構成を例示する概略図である。

【図 1 0 】 従来技術になる D R A M セル部分の断面図で 20 ある。


【符号の説明】

- 1 半導体基板
- 2 埋め込み酸化膜
- 3 Pウェル
- 4 Nウェル
- 5 セルPウェル
- 6 ゲート電極
- 7 LDD領域
- 8 サイドウォール
-) 9 レジスト
 - 10 S/D領域
 - 11 Co膜
 - 12 CoSii膜
 - 13 第1層間膜
 - 14 容量コンタクト
 - 15 下部電極
 - 16 上部電極
 - 17 第2層間膜
 - 18 コンタクト
 - 19 ビット線コンタクト
 - 20 第1配線(容量部のビット線を兼ねる)


[図1]




[図2]




【図3】




[図5]




【図4】




[図6]




[図7]




[図8]



[図9]



【図10】



フロントページの続き

F ターム(参考) 5F048 AA09 AB01 AB03 AC03 BA01 BB05 BB08 BC06 BE03 BF06 BF15 BF16 BG11 DA25 5F083 AD10 AD42 AD49 GA02 GA28 JA35 JA39 JA40 JA53 LA03 LA04 LA05 LA10 MA06 MA17 MA20 PR06 PR34 ZA12